三維(3D)陣列記憶體將於明年問世。英特爾(Intel)與工研院日前揭露雙方自2011年以來的技術合作初步成果，已透過3D堆疊製程研發一款實驗性陣列記憶體，並計畫於2013年投入量產。新架構將大幅提升記憶體密度，為系統帶來更出色的運算效能與電源使用效益，助力行動與運算設備商打造兼容高效能、低功耗價值的產品。
 |
| 英特爾副總裁暨技術長Justin Rattner指出，英特爾在20奈米以下的處理器製程發展腳步亦符合預期，很快就能推出14奈米產品。 |
英特爾副總裁暨技術長Justin Rattner表示，為改善手機、平板、超輕薄筆電(Ultrabook)與伺服器在資料存取時，產生大量功耗的問題，英特爾持續聚焦記憶體架構翻新；在與工研院緊密合作下，近期已有重大技術突破，可利用矽穿孔(TSV)製程堆疊晶片組成陣列記憶體，提高行動裝置資料處理速度與續航力，達到擴增應用功能與降低功耗的平衡點。
Rattner更透露，英特爾已設定好階段性目標，將於2013年定義完成新一代3D陣列記憶體設計架構與規格特性，並設計模型模擬軟體，為商用量產做好萬全準備。待此一高速記憶體技術更趨成熟後，不僅能促進行動裝置朝高解析度、高效能方向發展，亦有助伺服器設備在維持強大運算能力的前提下，將資料存取功耗降至20毫瓦(mW)以下，為資料中心業者撙節電費營運開支，發揮更大的設備投資效益。
至於下一階段研發計畫，工研院資通所所長吳誠文則認為，功耗已成為新世代電子裝置設計關鍵指標，單靠處理器或記憶體晶片商各自努力，恐難達成令人滿意的電源使用效率；因此，英特爾與工研院遂加緊投入更先進的處理器與記憶體立體堆疊設計。目前工研院已打造一套3D陣列記憶體開發與效能評估工具，可望加快邏輯晶片和記憶體的異質整合技術問世。
與此同時，工研院亦已透過一條試驗產線，成功在玻璃基板上疊合處理器與記憶體，利用玻璃材料的特性，可望提升3D IC在高頻率運作時的表現，讓整體系統效能更上層樓。
事實上，英特爾不僅與工研院攜手革新記憶體架構，亦早與美光(Micron)合資成立IM Flash Technology公司，強攻20奈米(nm)以下快閃記憶體製造技術，從而在產出源頭就優化晶片效能、功耗和占位空間。Rattner指出，兩家公司技術文化雖截然不同，但已逐漸浮現整合綜效，現已進入1x奈米儲存型(NAND)快閃記憶體研發階段，將記憶體科技推向另一個層次。
Rattner認為，藉由布局高速、低功耗的3D/先進製程記憶體方案，英特爾未來在行動裝置與雲端伺服器市場的競爭力將顯著增加，可望贏得更多原始設備製造商(OEM)青睞。
